MANUFACTURE OF FILM RESISTOR IN THICK FILM MULTILAYER SUBSTRATE

Patent number:

JP61065464

Publication date:

1986-04-04

Inventor:

EZAKI SHIRO

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

H01C17/242; H05K1/16; H05K3/46; H01C17/22;

H05K1/16; H05K3/46; (IPC1-7): H01L27/01; H05K1/18

- european:


H01C17/242


Application number: JP19840187564 19840907 Priority number(s): JP19840187564 19840907

Report a data error here

Abstract of JP61065464

PURPOSE: To facilitate the trimming of the resistor of the lower circuit layer by a method wherein the interlayer insulation layer at the part opposed to the part of trimming of the lower circuit layer is formed thinly in manufacture of the titled substrate. CONSTITUTION: The lower layer wiring conductors 28 and 29 and the lower layer resistor 30 are formed on an insulation substrate 27 of alumina or the like. Next, interlayer insulation layers 32 and 33 are formed, and the upper wiring conductors 35, 36, and 37 and the upper layer resistor 38 are formed on the insulation layer 33. At this time, the part of the insulation layer 33 opposed to the part of trimming of the lower resistor 30 is provided with an aperture 34, and the insulation layer is thinned at this part. Then, the laser output does not have to be much increased in trimming 40 to the lower layer resistor 30, and trimming is facilitated; besides, its time is saved. Since the lower layer resistor 30 can be subjected to trimming after calcination of the upper layer circuits, the resistance value of the lower layer resistor 30 can be accurately set.





Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭61-65464

@Int_Cl.⁴

識別記号

庁内整理番号

43公開 昭和61年(1986)4月4日

H 01 L 27/01 H 05 K 1/18 6370-5F 6736-5F

審査請求 未請求 発明の数 1 (全4頁)

9発明の名称 厚膜多層基板における膜抵抗体の製造方法

②特 頭 昭59-187564

②出 願 昭59(1984)9月7日

69発明者 江崎

史郎

横浜市磯子区新杉田町8番地 株式会社東芝横浜金属工場

内

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

30代 理 人 弁理士 鈴江 武彦 外2名

明報 意

1. 発明の名称

厚膜多層基板における膜抵抗体の製造方法 2. 特許請求の範囲

(2) 上記第2の工程は、複数の絶縁層を多層に形成し、所定の絶縁層の上記抵抗体のトリミング部分と対向する部分に聞口部を形成することにより、絶縁層全体の膜厚を薄くするようにしてなることを特徴とする特許請求の範囲第1項記載の厚膜多層基板における膜低抗体の製造方法。

3.発明の詳細な説明

[発明の技術分野]

この発明は、厚膜多層基板における膜抵抗体の 製造方法に係り、特に下層側に形成された抵抗体 のトリミングを容易にし、 該抵抗体の抵抗値を正 確に設定し得るようにしたものに関する。

[発明の技術的背景]

周知のように、近時では、電子機器等の小形軽 盤化を図るために、混成集積回路が多く使用され るようになってきている。この混成集積回路は、 一般に、絶縁基板に導体材料及び低抗材料を印閉 してなる回路階の形成された厚膜基板に、リード 穏のないチップタイプの受動素子や能動素子を半 田付けして構成されるものである。

ところで、上記のような厚膜基板においては、 回路の高密度実装化を図るために、回路層を絶縁 盤を介して多層に形成することが行なわれている。

第3回は、このような厚膜多層基板の従来の製造方法を説明するためのものである。まず、例えはアルミナ等のセラミック材料で形成された絶縁

その後、上記第1の回路層15上に、例えばガラス系ペーストの印刷・焼成を2回繰り返して2層の絶線層17、18を形成し、図中上側の絶線層18上に上記と同様にして上層配線導体19~21及び上層抵抗体22を形成し第2の回路層23を構成する。そして、上記上層抵抗体22にトリミング(切り込み24)を施してその抵抗値を設定し、ここに厚膜多層器板が構成されるものである。

【背景技術の問題点】

抗体 14 に対して 格禄暦 18の上から 例えばレーザ光を 照射してトリミング (切り込み 25) を 施すとともに、上暦抵抗体 22 にトリミング (切り込み 26) を 施すようにしているものである。

ところが、上記のような手段では、2層の絶縁に17、18全体の関厚は通常40~50μmにもなりはあた、絶縁度17、18を介けして断抗体14をといいが技術的に極めしている。例えばレーザあとといったがはいったのでものでは、レーザの出ばならないもの度ものでは、はいきというとともにして分化するものに比して分化を施すものに比して分化するものによいます。

[発明の目的]

この発明は上記事情を考慮しなされたもので、下層側に形成された抵抗体の抵抗値を変動させることなく正確に設定し即るとともに、製造工程も簡易化し得る極めて良好な厚膜多層基板における膜抵抗体の製造方法を促供することを目的とする。

そこで、近時では、第4図に示すような手段 (特開昭59-9997号公報参照)が考えられている。 すなわち、これは、下層抵抗体14の形成後トリミングを行なわず、第1の回路層15、絶縁層17、18 及び第2の回路層23が全て形成された後、下層抵

[発明の概要]

[発明の実施例]

以下、この発明の一実施例について図面を参照して詳細に説明する。第1図及び第2図において、まず、例えばアルミナ等のセラミック材料で形成された絶縁基板27上に、下層配稳導体28,29及び下層低抗体30を形成し、第1の回路層31を構成す

る。この下層配線導体28. 29は、例えば銀ーパラジウム系ペーストをスクリーン印刷法で印刷し800 ~900 ℃の高温で限化雰囲気中で焼成することにより形成されるものである。

その後、上記下層抵抗体30にトリミングを施すことなく、上記第1の回路層31上に、例えばガラス系ペーストの印刷・焼成を2回繰り返して、2層の絶縁層32、33を形成する。この場合、図中上側の絶縁層33は、下層抵抗体30のトリミング部分に対応する位置に開口部34を有するように形成され、結局絶縁層32、33を合わせた関厚が下層抵抗体30のトリミング部分に対応する部分だけ薄くなるように形成されているものである。

そして、上記絶縁層33上に、上記と同様にして 上層記線導体35~37及び上層抵抗体38を形成し第 2の回路層39を構成する。その後、上記下層抵抗 体30に上記絶縁層33の同口部34を介してトリミング(切り込み40)を施すとともに、同時に、上層

された関口部34としては、例えばし字状や円形状等適宜設定し得るとともに、1つの下層抵抗体に対して複数形成するようにしてもよいものである。さらに、絶縁層33に関口部34を形成するのに限らず、絶縁層32に開口部を形成して絶縁層32。33を合わせた膜厚を薄くするようにしてもよいものである。また、上記のような高温焼成型厚膜多層基板にも実施し得るものである。

なお、この発明は上記実施例に限定されるものではなく、この外その雙旨を逸脱しない範囲で種々変形して実施することができる。

[発明の効果]

したがって、以上詳述したようにこの発明によれば、下層側に形成された抵抗体の抵抗値を変動させることなく正確に設定し得るとともに、製造工程も簡易化し得る値めて良好な厚膜多層基板における膜抵抗体の製造方法を提供することができる。

4. 図面の簡単な説明

抵抗体38にもトリミング(切り込み41)を施し、 ここに厚膜多層基板が構成されるものである。


したがって、上記実施例によれば、第1の回路 園 31、第2の回路圏 39及び絶縁層 32、33等が全て 印刷・焼成された後に下層抵抗体 30のトリミング を行なうとともに、絶縁層 32、33を合わせた護序 が下層抵抗体 30のトリミングが常常の応対ができるので、トリミング作業でする。 にでき、腐抵抗体 30の抵抗値が必要とされる。 とができ、高にはすることができる。 にができるので、トリミングエ程が がは30と上層抵抗体 39とを同時にトリミロでする 気体 30と上層抵抗体 39とを同時にトリミロでする。 気体 30と上層抵抗体 39とを同時にトリミロでする。 気体 30と上層抵抗体 39とを同時にトリミングエ程が ことができるので、トリミングエ程が るのである。

・ここで、上記実施例では、第1の回路層 31及び第2の回路層 39に共に抵抗体 30。 38を形成するようにしたが、これは第1の回路層 31にのみ抵抗体 30が形成されるものや、抵抗体が3層以上の多層構造になっているもの等にも適用し得ることは言うまでもないことである。また、絶録層 33に形成


第1回及び第2回はそれぞれこの発明に係る厚膜多層基板における膜抵抗体の製造方法の一実施例を示す側断面図及び平面図、第3図及び第4図はそれぞれ従来の厚膜多層基板における膜抵抗体の製造方法を示す側断面図である。

11… 絶疑基板、12, 13… 下暦配線導体、14…下暦抵抗体、15…第 1 の回路暦、16…切り込み、17.18… 絶録層、19~21… 上層配線導体、22… 上層抵抗体、23…第 2 の回路層、24…切り込み、25, 26…切り込み、27… 絶縁基板、28, 29… 下層配線導体、30…下層抵抗体、31…第 1 の回路層、32, 33… 絶縁暦、34…即口部、35~37…上層配線導体、38…上層抵抗体、39…第 2 の回路層、40, 41…切り込み。


出随人代理人 弁理士 烙缸武彦



郑 2 図



第 3 図



第 4 図

